职责描述：
1、根据SoC子系统Design SPEC 制定验证计划，进行 Bus/ Clock/ Low power / Performance/ DBG等相关验证工作；
2、基于算法及IP验证需求，输出IP模块级验证计划，并完成模块验证工作；
3、基于 UVM方法学搭建子系统级，并完成子系统级环境平滑迁移集成到SoC top level验证平台；
4、完成 power estimation 和 performance evaluation 相关开发仿真工作。

任职要求：
1、微电子、计算机、通讯工程、自动化等相关专业硕士及以上学历；
2、熟悉Verilog HDL或System Verilog，有相关FPGA/ASIC开发经验者优先；
3、熟悉集成电路验证流程，有UVM验证方法学经验者优先。
4、熟悉或了解SOC，AMBA 总线协议(AXI/APB/AHB)，Low power等相关知识者优先
5、熟悉Linux/Unix环境，熟悉Perl、Python、TCL、Shell、Makefile脚本语言；
6、具有良好的英文读写能力，良好的团队意识和沟通能力。